D40/D80

D40/80 je disketová mechanika vyráběná ve Skalici na začátku devadesátých let 20. století. Dokumentace je k ní nyní celkem bohatá:

• Schéma zapojení verze s řadičem WD (248 KB – GIF)
• Schéma zapojení kabelu k D80 (142 KB – GIF)
• Manuál v HTML (336 KB – ZIP)
• komentovaný výpis MDOSu 1.0 (75 KB – ZIP)
• Komentovany_vypis_ROM_D40-Kvaksoft.pdf (1,25 MB – PDF)
• komentovaný výpis MDOSu 2.0 (90 KB – ZIP)
• Rutiny D40 by George K.pdf
• Rutiny D40 by George K.odt
• Schéma zapojení verze s řadičem Intel (289 KB – PNG) – autor: Tomeco
• Schéma zapojení verze s řadičem Intel – bitmapa (600 KB – ZIP) – autor: Tomeco
• Schéma zapojení kabelu k D80 verze 2 (106 KB – PNG) – autor: Tomeco
• Rozložení součástek na desce D80 verze 2 (76 KB – PNG) – autor: Tomeco
• Rozložení součástek na desce D80 verze 2 (146 KB – ZIP) – autor: Tomeco

23.4.2006 oprava ve schématu D80 V2 a nově pak layout D80 V2. Autor Tomeco, opět něco přímo od kováře (redukováno):

Co se týká zapojení okolo IC9 je ve verzi 2 schéma v pořádku a SKUTEČNĚ IC9B NENÍ VYUŽIT A TEDY VÝVODY 8 a 9 NEJSOU ZAPOJENY! Při pohledu na PCB zjistíme že ke zmíněným pinům nevedou žádné spoje!

A konečně selhání mých pozorovacích schopností spočívá v objevení úplně jiných chyb a to:
R18 není 39k ale 10k a není připojen na GND ale na 5V
R8 není připojen na GND ale na 5V
a R4 nebyl vůbec zakreslen – mezi IC5 pin 2 a 5V

K těmto chybám jsem došel při tvorbě rozložení součástek, které i s opraveným schématem zasílám.

12.2.2004 je tu i schéma verze D80 s řadičem Intel. Velkou zásluhu má Tomeco, přečtěte si jeho mail, je to velice zajímavé:

Zasílám to schéma D80 ver.2

POZOR po rozbalení má 61 MB!

Je to .bmp s rozlišením 300 dpi (kvalita se dá snížit vždycky).

…trochu keců okolo:

GM82C765B (ekvivalent WD37C65B) je softwarově ekvivalentní s řadičem INTEL 8272.

Hardwarově je ovšem mnohem integrovanější. Obsahuje komletní separátor dat a řízení výběru mechanik a jejich motorů, ale přesně do detajlů jsem ho nestudoval. Kdyby něco, mám i datasheet. Schéma je pořízené překreslením z desky. Odborně se tomu říká zpětné inženýrství, lajcky vypatlanost. (každej sme nějak šílenej)

Ve schématu jsem zachoval v drtivé většině číslování pouzder součástek i vývodů podle verze 1.

Odpadl IC25 74244 (vnucení instrukce RST0), proto jsem signál CS244 přejmenoval na 66H podle adresace při které je aktivní.

Signál CSPORT je přejmenován na LDOR podle vývodu řadiče který vybavuje. MKO IC5 555 pro úpravu TLAC>SNAP je nahrazen IC5B dvojitého MKO 74123 pro BUTTON>NMI a jehož první část IC5A je použita pro úpravu INDEX>IDX . Proč to dělaj to nevím.

IC9B je zapojen skutečně tak jak je! Jeho výstupy nejsou použity a k nulování IC9A se používá přímo signál 66H.

Patrně při návrhu ver.2 vycházeli z ver.1 a nechali mu zapojený vstupy ze setrvačnosti (lenosti) a pro nepřítomnost 74244 už není nutné „náročnější“ přestránkování s pomocí WR (vývod 10 IC9B).

NMI je tedy skutečně aktivováno pouze a jen při stisku snapu. Ve ver.1 řadič WD2797 přesouval data pomocí NMI, takže třeba přenos jednoho sektoru se realizoval 512ti nemaskovatelnými přerušeními.

Tady je to jinak. Jak to nevim. Bádej. 🙂

Vzhledem ke schopnějšímu řadiči odpadli posilovače sběrnice FDD IC21, IC22, navíc napájené ze zdroje spectra.

Stabilizátor IC27 je na 5V a slouží jako vlastní zdroj mechaniky. Lepší 3,5′ FDD jedou jen na 5V.

Co se týká kabelu Spectrum>D80 už je na papíře a jak ho nahážu do EAGLU (snad do konce týdne), tak taktéž zašlu. Už teď prozradím že jsou tam také úžasná překvapení, jako třeba nedopropojený reset (proto se po studeném resetu nezinicializuje 8255), posilovač jen půlky adresace (asi to stačilo), nepoužité dráty navíc (mohli vodit zem, nebo nebýt vůbec)…

Ve schématu ver.1 je pár drobných chybiček, propoj IC19B a IC19D má prohozené číslování vývodů 6 a 12, stejně jako IC3C a IC18A 2 a 8.

Přeju hodně srandy!